Software for Integration
Smart Motor Sensors Software

HIPERFACE DSL® Master IP-Core
1614697
szt.
Kopiuj link
    • Cechy produktu
      OpisHIPERFACE DSL® MASTER IP-Core do implementacji w serworegulatorze, HIPERFACE DSL® to szybki cyfrowy protokół dla systemów sprzężenia zwrotnego, który łączy serwonapędy z enkoderami sprzężenia zwrotnego SICK. Szczegółowe informacje na temat protokołu, szczegóły dotyczące IP-Core, wszystkie aspekty implementacji i testowania można znaleźć w podręczniku integracji HIPERFACE DSL® Master Integration Manual (8017595) oraz HIPERFACE DSL® Master Safety Integration Manual (8017596)
      Kategoria produktuFPGA IP-Core
      Obsługiwane języki programowaniaVHDL
      WersjaIP-Core Version 1.07
      DokumentacjaHIPERFACE DSL® Master Integration Manual (8017595)
      HIPERFACE DSL® Master Safety Integration Manual (8017596)
      Obsługiwane produkty

      Obrotowe systemy sprzężenia zwrotnego HIPERFACE DSL®

      EDS/EDM35, EKS/EKM36, EES/EEM37, EFS/EFM50, ETL70, sCon®

    • Wymagania systemowe
      InterfejsSPI, EMIFA lub specyficzne dla klienta
      Język programowaniaVHDL
      Niezbędne zasoby FPGAXILINX: ± 2400 rejestrów, system z funkcjami bezpieczeństwa ± 2800 rejestrów
      Altera: ± 3700 elementów logicznych, system z funkcjami bezpieczeństwa ± 4700 elementów logicznych Lattice: ± 3900 elementów logicznych, system z funkcjami bezpieczeństwa ± 4500 elementów logicznych
      Obsługiwane środowisko projektowaniaXILINX ISE, XILINX Vivado, ALTERA Quartus, Lattice Diamond
    • Klasyfikacje
      eCl@ss 9.019200610
      eCl@ss 10.019200610
      eCl@ss 11.019200610
      eCl@ss 12.019200610
      ETIM 5.0EC000809
      ETIM 6.0EC000809
      ETIM 7.0EC000809
      ETIM 8.0EC000809
  • Przeglądaj: Zobacz galerię Zobacz listę Pokaż wszystko
    Ukryj wszystko