Software for Integration
Smart Motor Sensors Software

HIPERFACE DSL® Master IP-Core

Typ:HIPERFACE DSL® Master IP-Core

Art-Nr.: 1614697

Melden Sie sich an, um Ihren Preis und aktuelles Lieferdatum zu erhalten

Kurzlink kopieren

Technische Daten
Unterstützte Produkte
Downloads
Videos
Service und Support
Zolldaten

Alles einblenden

Alles ausblenden

Produktmerkmale

Beschreibung	HIPERFACE DSL^® MASTER IP-Core zur Implementierung im Servo-Regler, HIPERFACE DSL^® ist ein schnelles digitales Protokoll für Motor-Feedback-Systeme, das Servoantriebe mit SICK-Motor-Feedback-Encodern verbindet. Einzelheiten zum Protokoll, IP-Core Details, alle Implementierungs- und Testaspekte entnehmen Sie bitte dem HIPERFACE DSL^® Master Integration Manual (8017595) und dem HIPERFACE DSL^® Master Safety Integration Manual (8017596)
Produktkategorie	FPGA IP-Core
Unterstützte Programmiersprachen	VHDL
Version	IP-Core Version 1.07
Dokumentation	HIPERFACE DSL^® Master Integration Manual (8017595) HIPERFACE DSL^® Master Safety Integration Manual (8017596)
Unterstützte Produkte	Motor-Feedback-Systeme rotativ HIPERFACE DSL^® EDS/EDM35, EKS/EKM36, EES/EEM37, EFS/EFM50, ETL70, sCon^®

Systemvoraussetzungen

Schnittstelle	SPI, EMIFA oder kundenspezifisch
Programmiersprache	VHDL
Benötigte FPGA Ressourcen	XILINX: ± 2400 Register, sicherheitsgerichtetes System ± 2800 Register Altera: ± 3700 Logik Elemente, sicherheitsgerichtetes System ± 4700 Logik Elemente Lattice: ± 3900 Logik Elemente, sicherheitsgerichtetes System ± 4500 Logik Elemente
Unterstützte Entwicklungsumgebung	XILINX ISE, XILINX Vivado, ALTERA Quartus, Lattice Diamond

Klassifikationen
eCl@ss 9.0 19200610
eCl@ss 10.0 19200610
eCl@ss 11.0 19200610
eCl@ss 12.0 19200610
ETIM 5.0 EC000809
ETIM 6.0 EC000809
ETIM 7.0 EC000809
ETIM 8.0 EC000809

Alles einblenden

Alles ausblenden

Ansicht: Galerieansicht Listenansicht Alles einblenden
Alles ausblenden
Alles einblenden
Alles ausblenden